Design and Implementation of Modulation Driver Module in the Nuclear Signal Readout Method Based on Optical Fiber Sensor

在核与粒子物理实验中，需要使用庞大的探测器装置和大量的电子学设备才能观测到粒子间相互反应这些微观世界的物理过程，所以探测器信号的读出方法尤为关键。核与粒子物理实验中探测器输出的信号一般为瞬态脉冲信号，一般来说波形的前沿和脉冲的面积分别代表了信号的时间信息和能量信息^[1]，随着ADC采样率及数据传输速度的不断提高，波形数字化技术由于其可全面而精细地对探测器信号进行测量的优点，正在成为核物理实验信号读出方法的主流^[2]。而随着实验规模的增大，探测器阵列与读出电子学系统距离越来越长，采用前端波形数字化的方案会不可避免地将电路中如晶振等器件所带来的高频数字干扰引入至探测器中，采用后端波形数字化的方案则需要探测器输出信号经过长距离电缆后保持极低的失真，一方面高品质电缆极其昂贵，另一方面在面对强磁场、强辐射等极端环境时，电子学模块和电缆的使用将受到限制。所以，在探测器与读出电子学系统空间距离越来越长的情况下，如何将探测器输出的瞬态脉冲信号进行长距离、低失真的读出，正在成为探测器信号读出研究的难点。

光纤不但广泛作为在数字通信中的传输介质，而且还被大量用于传递模拟信号通过外界物理量直接或间接地引起激光某些物理参数如相位、强度、偏振等发生变化，再通过测量光波物理参数的变化来恢复出待测物理量，这种技术被称为光调制技术，在声、光、电、磁等探测中均有广泛应用。如大气伽马切伦科夫成像望远镜中采用光强度内调制技术将PMT信号调制到激光中，然后通过162 m的光纤传输^[3]；又如美国国家点火装置上的中子飞行时间诊断系统采用光强度外调制技术传输探测器信号^[4]。且光纤因其具有高带宽、抗辐照、抗电磁干扰、电隔离等优点，相比高品质电缆更适用于恶劣环境下的信号传输。光纤传感器是一种利用光调制技术的传感器，其中干涉型传感器具有最高的分辨率和灵敏度，它将待测物理量调制到光的相位中，再将不可直接探测的光的相位变化转换成可被直接探测到的光强变化，经过光探测器转化为电信号后再经过数字解调恢复出待测物理量^[5]。干涉型光纤传感器的干涉光强输出与待测信号变化为非线性关系，要从干涉信号中恢复待测信号需要特定的信号解调技术。在众多调制解调算法中，相位生成载波(Phase Generate Carrier，PGC)解调算法解调精度高，动态范围大，是目前应用最广泛的光纤传感器相位解调方法^[5-6]。基于光相位调制技术的核信号读出方法具有结构简单，低成本，动态范围大，长距离传输失真小的优点，对探测器信号读出研究具有重要意义。

基于PGC解调的核信号读出方案原型系统如图1所示^[7-8]，其中包括光链路和读出电子学系统。分布式反馈激光器(Distributed Feedback Laser Diode, DFB-LD)输出连续光波经过光隔离器OI后进入光耦合器C1，经过耦合器分为两束光分别进入干涉仪的参考臂R和信号臂S；参考臂输入载波信号，其中调制驱动模块(Modulation Driver Module，MDM)负责载波信号的产生及放大，信号臂输入待测信号。相位调制器(Phase Modulator，PM)将待测信号和载波信号调制到两臂光波相位中，经调制后的两路光波进入光耦合器C2发生干涉；干涉之后的光信号输出给光探测器转换成电信号；信号调理模块(Singal Conditioning Module，SCM)将收到的射频电信号进行放大，并输出给数字解调模块(Digital Demodulation Module，DDM)对采集到的干涉信号进行波形数字化和数字解调，得到待测信号的波形信息^[9]。本论文设计并实现了调制驱动模块MDM，同时对其展开一系列相关测试，评估输出载波信号的性能。

在PGC调制解调的方案中，MDM负责产生正弦信号作为载波信号，驱动相位调制器，将载波信号调制到干涉仪参考臂光波相位中。相位调制器是铌酸锂型电光调制器MPZ-LN-10，其半波电压为6 V，为将干涉仪处于正交偏置状态，载波信号峰峰值需达到12 V即26 dBm。考虑待测信号带宽小于100 MHz，根据PGC-Arctan解调算法原理，载波信号频率需在500 MHz到1.5 GHz之间，典型频率为1 GHz^[7]。

为方便对各电路进行单独的性能测试，MDM原型电路设计成两个分立模块：载波产生电路和载波放大电路，两电路之间通过SMA同轴线缆连接。MDM需要产生频率可控，幅度大且幅度可调的正弦信号。对载波产生电路，根据频率合成原理的不同，常见的频率合成法可分为主要有直接数字频率合成法(Direct Digital Synthesis, DDS)及锁相环频率合成法(Phase Lock Loop, PLL)，其中直接数字频率合成法主要利用混频倍频及分配等放大对频率进行处理从而获得所需频率的信号，频率分辨率极高，转换速度快，但输出噪声大，信号质量不高^[10]；锁相环频率合成法主要利用负反馈，将参考信号与输出信号相位进行比较，产生相位误差电压来调整输出信号的相位，其转换速率慢，分辨率低，但输出信号质量高，相位噪声小，更适合用于载波产生^[11]，故载波产生电路基于锁相环技术实现。对载波放大电路，传统的基于分立器件的射频放大电路灵活性强，精度高，但结构复杂，尺寸较大，频带相对窄；基于单片微波集成电路(Monolithic Microwave Integrated Circuit, MMIC)的射频放大电路结构简单，输出功率大，可靠性高，尺寸小，且针对高带宽支持进行了专门优化^[12-13]，故载波放大电路基于MMIC射频放大器实现。

载波产生电路的功能是接收全局同步时钟信号并产生频率可控的高品质正弦波信号。由于锁相环频率合成法在特定频带范围内相位噪声低且无杂散动态范围高，最适合做为载波产生电路设计的技术路线。载波产生电路的原理框图如图2所示，主要由PLL芯片HMC833、时钟扇出芯片LMK00804b、STM32单片机和板载晶振CVHD-950组成。时钟扇出芯片接收两路时钟，分别是通过LEMO连接器输入的全局同步时钟，以及板载晶振生成的本地时钟，两路时钟通过拨码开关控制扇出芯片选择其中一个做为输入时钟并扇出两路时钟。一路时钟作为HMC833的参考时钟，产生频率可调的高质量、低噪声正弦信号；另外一路通过SMA连接器直接输出，用于同步信号的扇出。为动态配置HMC833的内部寄存器，采用STM32F103C8T6单片机作为控制器，通过SPI接口来配置HMC833的输出频率、输出增益等参数。

HMC833是ADI公司的一款低噪声、高带宽锁相环芯片，内部集成了基频范围为1 500 MHz 至3 000 MHz的压控振荡器(Voltage Controlled Oscillator，VCO)，输出信号频率范围为25 MHz至6 000 MHz，功率范围为–3 dBm至6 dBm。该芯片具有小数分频和整数分频模式，小数分频模式下最小频率步进为3 Hz，并且支持精确频率模式，使得输出频率误差小于1 Hz。同时该芯片输出时钟相位噪声低至–110 dBc/Hz，输出时钟抖动小于180 fs，性能优异，应用广泛。

HMC833芯片内部集成了电荷泵、鉴相器、VCO、调制器、倍频器、分频器等电路，如图3所示。参考时钟由XREFP管脚输入至芯片中，时钟频率为50 MHz方波。为使芯片输出1GHz高性能时钟，需要用户通过芯片内部的SPI接口配置输入N分频比，输入R分频比，输出K分频比及电荷泵电流等参数，本论文采用STM32F103C8T6单片机通过SPI接口来配置HMC833。STM32F103C8T6是一款基于ARM Cortex-M内核的32位微控制器。上位机通过串口将命令发送给单片机，单片机通过SPI接口对HMC833的寄存器进行配置，然后HMC833将配置状态信号返回给单片机，单片机再通过串口将返回给上位机。由于VCO工作频率为1 500 MHz到3 000 MHz，这里设置VCO工作频率为2 GHz，所以将N分频比设置为40，R分频比为1。鉴频鉴相器将R分频后的输入时钟与VCO输出的N分频后的反馈时钟进行鉴相，并将鉴相结果经过电荷泵输出至CP管脚，用户需要在芯片外部自己搭建环路滤波电路。

由于环路滤波器电路性能直接影响输出信号的质量和锁定时间，故需要利用ADI公司提供的仿真工具ADIsimPLL对HMC833芯片进行仿真，得到最优的环路滤波器电路及相位噪声仿真结果。环路滤波器输出给PLL的VTUNE管脚，再经K分频器即可得到需要频率的时钟，这里将K分频比设为2。三阶环路滤波器相比于传统的二阶环路滤波器，拥有更强的加速度追踪能力，正受到越来越多的重视与应用，故HMC333的环路滤波器基于三阶无源滤波器进行设计，具体可参考文献[14-15]。经过ADIsimPLL仿真，得到HMC833在输入50 MHz时钟，输出1 GHz时钟下最佳输出时钟的相位噪声，如图4所示。同时也得到了在最佳相位噪声下的环路滤波器电路设计，即各电容电阻的取值，如图5所示。

载波放大电路的功能是对HMC833产生的正弦信号进行功率放大，产生大幅度且幅度可调的正弦信号。为了保证载波信号功率达到26 dBm，采用两级放大器级联的方式，第一级采用低噪声放大器HMC374E使整条链路噪声系数尽可能小，第二级采用功率放大器PHA-202+保证输出信号功率足够大，并在两级放大器之间插入一级衰减器HMC540S调节增益^[16]。载波放大电路的原理框图如图6所示。

HMC374E是ADI公司的一款宽频带低噪声放大器，噪声系数低至1.5 dB，在300 MHz至3.0 GHz频率范围内增益为13 dB，HMC540S是ADI公司的一款宽带4位IC芯片数字衰减器，衰减步长为1 dB，最大衰减为15 dB，工作带宽为0.1 GHz到8 GHz。PHA-202+是Mini-circuit公司的一款宽带射频功率放大器，在0.03 G至2.7 GHz频率范围内增益为17 dB左右，噪声系数在3.5 dB左右。

利用ADS仿真软件对载波放大电路进行S参数仿真，如图7所示。通过改变衰减器HMC540S的衰减值，得到衰减值为15 dB和衰减值为0 dB时的S参数仿真结果，如图8所示。从图中可以看出，当衰减器的衰减值为0 dB时，载波放大电路在500 MHz至1.5 GHz频率范围内增益均大于26 dB，考虑到HMC833输出的信号功率范围为–3 dBm至6 dBm，因此MDM模块在目标带宽内最大输出功率可以达到26 dBm，并且放大电路具有0到15 dB的衰减调节范围，满足设计指标要求。

载波产生电路实物如图9所示，由于载波产生电路负责产生单频的正弦信号，主要关注其输出信号的相位噪声和杂散抑制这两个指标。通过STM32单片机控制HMC833产生1 GHz的正弦信号，然后使用窄带滤波器进行滤波，之后使用频谱仪RSA3303进行相位噪声测量。输出频率为1 GHz时杂散抑制及相位噪声测试结果如图10所示，从图中可以看出，该频点的杂散抑制指标好于80 dBc，且经积分后得到输出信号的随机抖动为256 fs，和HMC833的仿真结果相当，表明载波产生电路工作正常，性能优异。

对载波放大电路而言，主要关注其增益及线性度两个指标，指标要求载波放大电路在500 MHz到1.5 GHz范围内增益均大于26 dB，故需要测试载波放大电路的幅频响应曲线，并测试1 GHz频点的具体增益。一般用网络分析仪进行幅频响应测试，操作简单，指标精确。另外，衰减器的实际衰减值与理想衰减值及衰减器带来的幅频响应的改变同样需要测试。线性度指载波放大电路输出功率与输入功率的变化关系，指标要求载波放大电路最大输出功率大于26 dBm，故载波放大电路需要在输出26 dBm时还保持在线性放大区。一般用1 dB压缩点表征功率放大电路的线性度。通过扫描功率放大电路的输出功率，绘制输出功率与输入功率的变化关系，找到实际输出功率与按增益计算的理想输出功率之间相差1 dBm时的输出功率，即为1 dB压缩点。

载波放大电路实物如图11所示，首先利用网络分析仪E5071C测试载波放大电路的幅频响应曲线，将衰减器芯片HMC540S设置成0 dB衰减，得到测试结果如图12所示。对比测试结果与仿真结果，可以看到在500 MHz至1.5 GHz频率范围内，载波放大电路增益均大于26 dB，在典型值1 GHz处增益约为29 dB，与仿真结果一致。

然后通过调节载波放大电路上衰减器的衰减值来改变链路增益，测量不同增益下载波放大电路的幅频响应曲线，测试结果如图13所示。从图中可以看到，实际的衰减值和设置的衰减值一致，且不同增益下，放大电路幅频响应曲线的趋势保持不变，所以利用衰减器可以实现0到15 dB的衰减调节，调节精度为1 dB。

之后测试载波放大电路的1 dB压缩点，将信号源输出频率设置为1 GHz，然后不断调节信号源输出功率，在–20 dBm到2.5 dBm范围内调节，并记录载波放大模块输出信号的功率，得到输出信号功率和输入信号功率之间的关系曲线，测试结果如图14所示。可以看到，载波放大电路在1 GHz工作频率下输出1 dB压缩点为30.9 dBm，与放大链路中最后一级功率放大器PHA-202+的输出1 dB压缩点理论值30.6 dBm符合，所以载波放大电路可输出26 dBm的正弦信号，满足设计要求。

将载波放大电路连接至载波产生电路进行联合性能测试，其输出1 GHz时钟性能如图15所示。可以看到输出信号的随机抖动为707 fs，与单独的载波产生电路性能差距不大，表明载波产生电路及载波放大电路均工作正常，性能优异。

本论文针对基于光相位调制的核信号读出方案原型电路中对载波信号的设计需求，给出了用于产生载波信号的调制驱动模块的设计与实现，并对载波产生电路及载波放大电路的关键指标进行了测试。测试结果表明，输出载波信号幅度可达26 dBm且幅度可调，相位噪声好于–110 dBc/Hz@100 kHz，杂散抑制好于80 dBc，可以满足在基于光相位调制的核信号读出方案原型中对载波信号的要求。