-
由3.4节可知,FPGA作为数字信号处理电路的核心,需要对各芯片进行配置,并且实时完成数据接收、修正、时间内插和数字甄别提取出时间信息,最后还要配合DDR3和CPLD进行数据的储存与传输,因此需要进行相应的逻辑设计。FPGA逻辑如图11所示,主要包含数据接收逻辑、数据处理逻辑和数据传输接口逻辑。
在电子学上电后,FPGA的控制逻辑对SCA ASIC、DAC和PLL进行配置。配置完成后判断逻辑接收来自模拟前端电路的hit信号并进行相应的逻辑判断,判断结果若有效则控制逻辑输出控制信号停止SCA ASIC的采样并进入量化读出模式。SCA ASIC量化读出的数据进入数据接收逻辑,数据接收逻辑包括数据头的识别、串并转换和格雷码转换为二进制码等功能,即数据的初步处理。经过数据接收逻辑初步处理后的数据进入数据处理逻辑,数据处理逻辑对SCA ASIC的数据进行实时的幅度和时间修正,并对处理后的数据进行时间提取,减少需要传输的数据量。数据经过打包后缓存到DDR3中,最终通过CPLD及PXI传输到上位机。
-
SCA ASIC输出频率可调的串行数据和时钟,最高支持200 MHz。SCA ASIC输出格式如表1所示,以12位为一组,共131组,包括时钟上升沿粗计数、时钟下降沿粗计数、SCA停止位和128个采样单元的量化结果。前三组数据的头是固定数据,其中第一组前两位为10,可通过该两位码值识别数据头。
内容 格式 时钟上升沿粗计数 “10”+10 bits粗计数 时钟下降沿粗计数 “10”+10 bits粗计数 SCA停止位 “10101”+7 bits停止位 SCA量化结果 12 bits量化结果 …… …… SCA量化结果 12 bits量化结果 数据接收逻辑需要对SCA ASIC输出的高速串行数据进行数据头的寻找、串并转换和格雷码转换为二进制码等操作。数据接收逻辑如图12所示,当hit信号来临,控制逻辑停止SCA ASIC的采样并进入量化读出时,控制逻辑会输出控制信号到数据接收逻辑,数据接收逻辑随即进入数据接收状态,将数据读入环形寄存器中。当识别到数据头时,把该组数据读入12位的环形寄存器,并将环形寄存器的值写入FIFO(First In First Out),共需读入131组,由此完成识别数据头和串并转换的功能。SCA内部ADC的输出为格雷码,为了方便之后的数据处理,需要将格雷码转换为二进制码,并根据SCA输出的特征码进行判断该次触发的数据是否有误。最后将数据由12位补充至16位,前四位增加通道标识、数据段标识和错误标识。
-
数据处理逻辑主要包括修正和时间提取,如图13所示。修正包括幅度修正和时间修正,在修正之前需要先进行相应的标定。通过标定计算得到相应的修正系数,利用该修正系数在FPGA中实现实时修正的功能,修正需要用到环形RAM和乘加运算器进行简单的运算。修正之后则进入时间提取环节,时间提取使用线性插值结合前沿定时甄别的方法,即通过公式
其中:t1和t2是过阈点附近的两个采样点的时间;V1和V2是该两点的幅度,由上式可知时间提取需要用到乘法器和除法器。
数据处理逻辑后将处理后的数据进行打包,一次事例波形数据打包格式如表2所列。
内容 格式 时钟上升沿粗计数 “000010”+10 bits粗计数 时钟下降沿粗计数 “000010”+10 bits粗计数 SCA停止位 “001010101”+7 bits停止位 SCA量化结果 “0010”+12 bits量化结果 …… …… SCA量化结果 “0010”+12 bits量化结果 时间计算结果 “10101”+11 bits时间计算结果 时间计算结果 “10101”+11 bits时间计算结果 数据尾 “11111111”+4 bits通道号+4 bits通道号
Design of High Precision Time Measurement Prototype Electronics Based on SCA ASICs
doi: 10.11804/NuclPhysRev.39.2022014
- Received Date: 2022-02-08
- Rev Recd Date: 2022-03-27
- Publish Date: 2022-12-20
-
Key words:
- time measurement /
- waveform digitization /
- switched capacitor array
Abstract: Precise time measurement based on high-speed waveform digitalization is a research hotspot in nuclear and particle physics experiment readout electronics. In this paper, a prototype of 16-channel time measurement electronics aiming for high-precision time measurement is designed, based on a Switched Capacitor Array(SCA) Application Specific Integrated Circuit(ASIC) designed by the laboratory where I am. After being sampled and digitized by the SCA ASIC, signals are directly transmitted to one Field Programmable Gate Array(FPGA), in which mismatch error correction, linear interpolation, and digital discrimination are integrated into it to extract the time information. The laboratory test results indicate that a time resolution of better than 10 ps RMS can be achieved in electronics.
Citation: | Zhengqing HE, jiajun QIN, Yuting WANG, Lei ZHAO, Shubin LIU, Qi AN. Design of High Precision Time Measurement Prototype Electronics Based on SCA ASICs[J]. Nuclear Physics Review, 2022, 39(4): 476-483. doi: 10.11804/NuclPhysRev.39.2022014 |