文章编号: 1007-4627(2011)03-0296-04

HIRFL-CSR 六极磁铁数字电源研究与设计^{*}

黄玉珍^{1,2},陈又新¹,周忠祖¹,闫怀海¹,王荣坤^{1,2},吴凤军², 燕宏斌1,冯秀明1,高大庆1,原有进1,夏佳文1 (1 中国科学院近代物理研究所,甘肃兰州 730000; 2 中国科学院研究生院,北京 100049)

摘 要:设计了一台用于兰州重离子加速器 HIRFL-CSR 的六极磁铁数字电源,该电源以 H 桥变 换器为主拓扑结构电路,采用 Cyclone II FPGA 作为核心硬件,以 Verilog 语言实现了全数字化的 PI调节算法。电源输出电流达到了 340 A, 直流电流稳定度达到了 3.14×10⁻⁵, 达到了 1×10⁻⁴的 设计指标。

关键词:数字化电源:拓扑:数字调节器 **中图分类号**: TL503.5 文献标识码: A

引言 1

随着现代加速器技术的发展,对束流品质和稳 定性等要求越来越高,因此对于磁铁励磁电源的要 求也不断提高。传统模拟电源以模拟信号给定和以 集成运放为调节主要元件。近年来,以各种嵌入式 处理器为核心的数字化技术发展迅速,与电力电子 技术相结合,具有灵活、抗干扰和控制精度高等优 越性,且迅速进入加速器领域。将数字化技术应用 于电源调节器的设计,并提供网络化的智能远控和 本地控制接口的数字化电源已成为现代加速器电源 发展的趋势,对提高整个加速器系统的性能起着重 大作用[1]。

本文介绍兰州重离子加速器六极铁电源[2]的数 字化实现方案。电源设计指标是:磁铁线圈电阻为 92 mΩ,磁铁线圈电感为 35 mH:输出电流 20-340 A: 直流工作模式下电流稳定度 2×10⁻⁴。

电源工作原理 2

本电源主电路选择 H 桥拓扑结构^[3],如图1所 示。电路采用脉宽调制工作方式,调制脉冲由一个 三角波与两个误差电压比较产生,这两个误差电压 都来自电流调节器,幅值相等,但符号相反。当电

基金项目:科技部国际科技合作计划(2009DFB60180)





图 2 H桥对角线 V1、V4 管的 PWM 波形

源输出正极性电流时,开关管 V1 和 V4 工作,开关 管 V2 和 V3 完全关断,只利用其反并的二极管 VD2 和 VD3 作为续流二极管,此时开关管驱动脉 冲见图 2, VT1 和 VT4 分别为 V1 和 V4 管的 PWM(Pulse Width Modulation)波形。单个开关管

收稿日期: 2010-11-30;修改日期: 2011-02-05

作者简介: 黄玉珍(1983-), 女(汉族), 河南唐河人, 博士研究生, 从事核技术及应用研究; E-mail: yuzhenhuang@impcas. ac. cn

占空比为 0—100%。当单管占空比大于 50%时,上 下两管有共同导通时间,每个 IGBT 工作频率为 10 kHz,而输出脉冲频率为 20 kHz,如图 2 所示。

3 电源控制策略及基于 FPGA 的数字 调节器

3.1 数字调节器控制算法

数字调节器控制算法采用模拟 PI 算法经过离 散化得到的数字 PI 算法。模拟 PI 调节器框图见图 3,表达式如式(1)所示:

$$u(t) = K_{\mathrm{p}} \left[e(t) + \frac{1}{T_{\mathrm{i}}} \int_{0}^{t} e(t) \,\mathrm{d}t \right] , \qquad (1)$$

$$u(k) = u_{p}(k) + u_{i}(k) = K_{p}e(k) + \frac{K_{p}T_{s}}{T_{i}}e(k) + u_{i}(k-1) , \qquad (2)$$

其中, K_p 是比例增益, T_i 是积分时间, T_s 为采样周期。



图 3 模拟 PI 调节器框图

对式(1)经离散化后整理得到了一个简单且易 于编程的 PI 调节器的离散方程,如式(2)所示,通 过 Verilog 硬件描述语言在 FPGA 内编程实现。为 了防止 PI 算法中的积分饱和,对比例部分和积分 部分进行了数字限幅。

3.2 数字调节器硬件设计

数字电源要求数字器件具备高速数据处理和完成复杂算法的实时运算能力、高速高精度的数据采 集能力、多路高分辨率的数字 PWM 输出及提供充 足的外设接口和通讯接口。本文采用 Cyclone II EP2C70F896C6 FPGA^[4]作为数字电源的核心器 件,扩展了高速高精度 ADC 模块和高速高精度 DAC 模块,提供高精度 PWM 调节信号通道、同步 脉冲光纤输入通道、通用电源故障保护信号输入通 道、数字电源串行通讯接口和以太网通讯接口。另 外还有非易失性高速大容量数据存储器 FLASH、 大容量 SRAM 和 DDR SDRAM。这基本满足了加 速器系统对电源的特殊要求。数字调节器的硬件框 图见图 4。



图 4 数字调节器硬件框图

系统闭环运行时, FPGA 通过高速 ADC 采集 电源的反馈电流,根据电流数字给定值和电流反馈 值计算误差并完成 PI 调节,送入 PWM 发生器转 换为高精度 PWM 信号输出,通过驱动电路直接控 制电力电子器件的开通和关断以实现电源的高精度 数字调节。

3.3 数字调节器软件设计

数字调节器程序采用硬件表述语言 Verilog 在 FPGA 内实现。应用硬件描述语言设计了数字 PI



图 5 数字调节器软件流程图

调节器算法、ADC的控制及高精度 PWM 发生器,同时也设计了寄存器文件以及标准的 Avalon 总线

到寄存器文件的接口。利用 Altera 提供的嵌入式软 核处理器、存储器和接口等外设,并与设计的数字 调节器共同构建了片上可编程系统 SOPC^[5]。数字 调节器软件流程见图 5。

4 电源测试

本地调试接口采用 RS232 串行通讯接口,负载 为感性,测量用电流反馈器件为 DCCT 电流传感器,DCCT 输出与电流关系为1 V/60 A。波形测试 仪器使用泰克 TPS2034 示波器,稳定度测试仪器 使用吉时利 2002 高精度数字电压表。图 6 给出了 电源输出电流为 300 A 情况下 4 h 稳定度。数字调 节器参数设置如下:采样时间 $T_s = 1 \mu s$, $K_p = 5$, $T_i = 0.5 m s_o$ 稳定度 γ 计算公式为

$$\gamma = \frac{I_{\text{max}} - I_{\text{min}}}{I_{\text{average}}} , \qquad (3)$$

其中, I_{max} 代表测试期间检测到的最大电流, I_{min} 代表测试期间检测到的最小电流, $I_{average}$ 代表测试期间电源的平均输出电流。按式(3)计算出的稳定度为3.14×10⁻⁵。



图 6 输出电流 300 A 时稳定度

5 结论

本文介绍了一种基于 FPGA 的数字化电源的 实现方法。电源的测试结果表明,电源性能满足了 设计要求,验证了电源硬件设计、数字调节器硬件 设计和软件设计等方案是可行的,下一步将研究实 现多波形变能输出的方法。

参考文献(References):

- [1] Wang Jinjun. Digital Power Supply for Accelerator Researching and Design (Doctor Thesis). Lanzhou: Institute of Modern Physics, Chinese Academy of Sciences, 2010(in Chinese).
 (王进军.加速器电源的数字化研究与设计(博士论文). 兰州:中国科学院近代物理研究所, 2010.)
- [2] Yin Zhengyan, Wei Dianzhong, Yan Hongbin, et al. Power

Electronics, 2006, **40**(2): 90(in Chinese). (殷正炎,魏殿中,燕宏斌,等. 电力电子技术, 2006, **40**(2):

90.

- [3] Gao Daqing, Wu Rong, Zhou Zhongzu, et al. Power Electronics, 2003, 37(2): 15(in Chinese).
 (高大庆,武荣,周忠祖,等.电力电子技术, 2003, 37(2): 15.)
- [4] Wu Jihua, Wang Cheng. Altera FPGA/CPLD Design. Beijing: Peoples Posts and Telecommunications Publishing House, 2005(in Chinese).
 (吴继华,王诚. Altera FPGA/CPLD 设计. 北京:人民邮电出版社, 2005.)
- [5] Li Lanying. SOPC Design Principles and Application of Nios II Embedded Softcore. Beijing: Beijing University of Aeronautics and Astronautics Publishing House, 2006(in Chinese).
 (李兰英. Nios II 嵌入式软核 SOPC 设计原理及应用. 北京: 北京航空航天大学出版社, 2006.)

Research and Design of Digital Power Supply for HIRFL-CSR Sextupole Magnet^{*}

HUANG Yu-zhen^{1, 2, 1)}, CHEN You-xin¹, ZHOU Zhong-zu¹, YAN Huai-hai¹, WANG Rong-kun^{1, 2}, WU Feng-jun¹,

YAN Hong-bin¹, FENG Xiu-ming¹, GAO Da-qing¹, YUAN You-jin¹, XIA Jia-wen¹

(1 Institute of Modern Physics, Chinese Academy of Sciences, Lanzhou 730000, China;
 2 Graduate University of Chinese Academy of Sciences, Beijing 100049, China)

Abstract: One digital power supply was designed for the sextupole magnets of Cooler-Storage-Ring of the Heavy Ion Research Facility in Lanzhou (HIRFL-CSR). It adopts H-Bridge convertor as the main topology circuit and Cyclone II FPGA as the main hardware, and has realized fully digitized PI regulation arithmetic by Verilog language. The peak current of the power supply reaches 340 A and the stability approaches 3.14×10^{-5} . Finally the power supply has achieved the designed specification of 1×10^{-4} . **Key words**: digital power supply; topology; digital regulator

^{*} Received date: 30 Nov. 2010; Revised date: 5 Dec. 2011

Foundation item: International Science and Technology Cooperation Program of Ministry of Science and Technology of China (2009DFB60180)

¹⁾ E-mail: yuzhenhuang@impcas.ac.cn