文章编号: 1007-4627(2018) 03-0308-05

基于 FPGA 与 W5100 的高频发射机数据传输系统设计

韩小东,许哲,丛岩[†],李世龙,张瑞锋,仪孝平

(中国科学院近代物理研究所,兰州 730000)

摘要: 高频系统是医用重离子加速器的动力核心。发射机作为高频系统的关键部件,其稳定可靠运行,监控系统至关重要。为实现发射机工作状态远程监控数据的可靠传输,设计了基于现场可编程门阵列(FPGA)与网络接口芯片(W5100)的数据传输系统。该系统包括三部分: 首先,基于FPGA与W5100设计了数据传输系统硬件;其次采用硬件描述语言,实现了TCP服务器模式(TCP Server)下的可靠数据传输;最后利用Flash Builder 平台,设计了发射机数据传输系统上位机监控界面,实现了高频发射机的远程监控。经长时间测试,该系统运行稳定可靠,数据平均传输速率达到11.32 Mbps,能够完成高频发射机的远程监控。 关键词: FPGA; W5100; TCP;数据传输; 上位机监控界面

中图分类号: TL56 文献标志码: A DOI: 10.11804/NuclPhysRev.35.03.308

1 引言

中国科学院近代物理研究所与其控股的兰州科近 泰基新技术有限公司,将中国科学院近代物理研究所 近60年积累的技术成功转化,研制出具有自主知识产 权的医用重离子加速器 (Heavy Ion Medical Machine, HIMM)。HIMM是我国第一台具有自主知识产权的医 用重离子加速器^[1-2]。HIMM 同步环高频加速系统主要 用于束流的加速和累积,由高频腔、高频发射机和高频 低电平控制系统组成。高频低电平控制系统用于加速 单元的正交信号产生,幅度、相位、频调的环路控制及 高频发射机的控制保护^[3]。高频发射机作为腔体的功率 源,采用增益较高的大功率四级管,其冷却方式为水冷 加风冷。冷却水温度、流量,风机工作状态,真空度, 大功率四级管各级电压、电流等参数都直接影响发射机 的正常工作。为了保证发射机正常工作,开关机本控、 远控模式的切换,为了束流累积、加速提供稳定的电 场,须对发射机做可靠的监控。

为实现发射机可靠监控,需保证其工作状态远程 监控数据的可靠传输。以太网因其开放性、可靠性、速 度高、传输距离远、传输介质多样化、连接方式灵活多 变等优势在数据传输系统中得以广泛应用^[4]。传统的 以太网解决方案一般采用主控 CPU 连接物理层芯片, 此种方法需要在主控 CPU 中编写繁琐的程序,实现软 件 TCP/IP 协议栈,程序复杂,耗时量大,写入软件后 稳定性欠佳,不利于系统的快速开发和稳定运行。 W5100内部集成了全硬件的TCP/IP协议栈、以 太网介质传输层(MAC)和物理层^[5-6](PHY)。采用 FPGA与W5100接口芯片相结合的方式设计的发射 机数据传输系统,通过FPGA对W5100进行逻辑控制, 即可实现数据的网络传输功能。既具有FPGA并行高 性能的特点,又可大大减小硬件接口设计和TCP/IP物 理层编程工作量,缩短系统的开发周期,实现稳定可靠 的数据传输。

2 硬件设计

设计中W5100与FPAG的接口形式采用直接总线 接口形式,如图1所示。采用15位地址线ADDR[14:0], 8位数据线DATA[7:0],另加CS,WR,RD,INT以及



图 1 FPGA与W5100硬件连接示意图

收稿日期: 2018-04-09; 修改日期: 2018-05-30

基金项目: 国家自然科学青年基金资助项目 (11505252)

作者简介:韩小东(1990-),男,甘肃张掖人,助理工程师,硕士,船舶与海洋工程; hanxiaodong102@impcas.ac.cn

[†]通信作者:丛岩, congyan@impcas.ac.cn。

RESET 等信号线分别与FPGA的IO引脚相连, W5100的REST_BG物理层片外引脚通过12.3 kΩ±1% 的电阻到地,SPI接口使能引脚SEN接地。为进一步优 化系统性能,RJ45网络接口选择内部集成网络变压器, RJ45网络接口与W5100的接收差分线RXIP/RXIN和 发送差分线TXOP/TXON之间分别并联2个49.9 Ω的 电阻以实现阻抗匹配。发射机数据传输系统本地控制板 如图2所示。



图 2 (在线彩图)高频发射机数据传输系统本地控制板 实物图

3 软件设计

3.1 高频发射机数据传输系统本地控制板软件设计

W5100网络功能主要通过对其通用寄存器和端口 寄存器配置实现,W5100相关存储器映像如图3所示。



图 3 W5100 相关存储器映像

高频发射机数据传输系统本地控制板软件设计 是基于W5100的TCP Server,采用Verilog语言,设 计FPGA状态机控制W5100,实现发射机数据传输系 统本地控制板软件设计,程序流程图如图4所示。



图 4 FPGA 控制 W5100 的 TCP Server 程序流程

W5100 初始化,进行硬件复位W5100,SHAR (源MAC地址寄存器)设置,GAR (网关地址寄存器)设 置,SUBR (子网掩码寄存器)设置,SIPR (本机IP地 址寄存器设置)以及相应端口中断寄存器设置。

侦听用于将W5100设置为TCP Server模式,借助端口S0_SR(端口0状态寄存器),判断与客户端建立连接,为数据收发做准备。

数据的接收、发送通过 S0_RX_RSR(端口 0 接收数 据字节数寄存器), S0_RX_RR(端口 0 接收缓冲区读指 针寄存器)以及 S0_TX_FSR(端口 0 发送存储区剩余空间 寄存器), S0_TX_WR(端口 0 传输写指针寄存器)实现, 由于从 S0_RX_RR、S0_TX_WR 读出、写入的地址不 是实际的物理地址,必须先计算实际的物理地址,然后 读出、写入相应的数据。W5100寄存器、存储器写入时 序如图5 所示。





本设计中FPGA时钟频率为50 MHz,选用50 MHz时钟来进行数据和地址的写操作,即写周期为20 ns,同时以50 MHz时钟频率来控制状态机。借助 Modelsim软件,进行W5100初始化模块仿真,相关配置寄储器写入时序仿真波形如图6 所示。采用FPGA

状态机实现W5100初始化相关寄存器的写入操作, SHAR寄存器地址为0x0009 0x000A 0x000B 0x000C 0x000D 0x000E,设计中将SHAR(源MAC地址寄存 器)配置为00 08 DC 01 02 03,图6中SHAR寄存器写 入仿真时序波形图部分完全满足W5100要求的时序。



图 6 (在线彩图) W5100 初始化模块相关寄存器/存储器写入 modelsim 时序仿真图

3.2 高频发射机数据传输系统上位机监控界面软件 设计

高频发射机数据传输系统上位机监控界面利用。 Flash Builder 平台,采用 Java 编程语言设计实现。发 射机上位机监控界面以网页形式发布。发射机上位机监 控界面负责高频发射机腔体电压幅度、相位波形的回 采、发射机工作状态各参数的实时监控以及发射机开关 机本控、远控模式的切换等,如图7所示。



图 7 (在线彩图) 高频发射机数据传输系统上位机监控界面

高频发射机数据传输系统本地控制板将采集到的发 射机各状态参数(水连锁、风连锁、门连锁、真空连锁、 大功率四级管各级电压到位情况、偏磁、宽放信号等) 通过本地控制板以太网实时的传输到发射机上位机监控 界面。当传输的数据是正常数据时,发射机工作状态相应的指示灯呈现出绿色,否则为红色,此时,发射机上位机监控界面通过以太网发送命令到本地控制板,封锁高频发射机,完成高频发射机可靠的远程监控。

4 系统测试

发射机数据传输系统本地控制板调试分几步进行, 首先使用 Ping 命令检验 W5100 初始化是否成功。然后 进行本地控制板数据收发的调试,在数据收发测试中, 采用 Quartus 软件自带的同步 FIFO IP 核来验证数据收 发的回环测试。运行 TCP&UDP 测试工具,将目标 IP 地址设置为192.168.0.30,目标端口号设置为5000,通 过 TCP&UDP 测试工具向本地控制板发送一组数据, 系统板卡成功将发送来的数据传回上位机,经48小时 连续测试,无数据丢失,发射机本地控制板FPGA控 制的W5100以太网通信正常。

最后将发射机本地控制板接入上位机发射机监控界 面,通过以太网实现发射机工作状态各参数的实时交 互。期间借助AX1测试工具,基于FPGA与W5100设 计的数据传输系统数据传输速率及数据传输时间测试结 果如图8所示。

SUS IR YR	$ \infty \otimes$					
[12]Send:	11.2485	Mbps(1048821	bytes,	0.7374	sec)	
Recv:	11.5960	Mbps(1048821	bytes,	0.7150	sec)	
[13]Send:	11.4737	Mbps(1048821	bytes,	0.7223	sec)	
Recv:	11.9716	Mbps(1048821	bytes,	0.6919	sec)	1
[14]Send:	11.2736	Mbps(1048821	bytes,	0.7357	sec)) >
Recv:	11.0006	Mbps(1048821	bytes,	0.7542	sec)	
[15]Send:	11.0426	Mbps (1048821	bytes,	0.7501	sec)	
Recv:	11.1139	Mbps (1048821	bytes,	0.7453	sec)	

图 8 (在线彩图)基于 FPGA 与 W5100 设计的数据传输系统数据传输速率及数据传输时间

此系统数据平均传输速率能达到11.32 Mbps, 1 MByte数据文件传输时间仅需要0.74 s。

5 结论与展望

本系统采用 FPGA 与W5100 接口芯片相结合的方 式设计的发射机数据传输系统,通过 FPGA 有限状态 机控制W5100 收发数据,同时利用 Flash builder 设计 高频发射机上位机监控界面,实现了高频发射机水、真 空、门连锁信号,大功率四级管灯丝、栅极、帘栅、板 极电压等相关参数的监控以及发射机远程开关机控制。 经测试,该系统的数据传输速度、可靠性可满足当前应 用需求。后续计划在兰州重离子加速器冷却储存环实验 环 (CSRe) 上采用本系统,不同于 HIMM 同步高频单电 子管工作模式,CSRe 采用双电子管推挽放大模式,监 控的数据量将翻倍,其速度要求将更高,数据传输系统 还需进一步优化升级。

参考文献:

- SONG Mingtao, ZHAN Wenlong, WEI Baowen, et al. Nuclear Physics Review, 2001, 18(2): 116. (in Chinese) (宋明涛, 詹文龙, 魏宝文, 等. 原子核物理评论, 2001, 18(2): 116.)
- [2] XIAO Guoqing, ZHANG Hong, LI Qiang, et al. Nuclear Physics Review, 2007, 24(2): 85. (in Chinese).
 (肖国青,张红,李强,等. 原子核物理评论, 2007, 24(2): 85.)
- [3] ZHANG Wenzhi, WANG Fengwen, XU Zhe, et al. Atomic Energy Science and Technology, 2006(04): 490. (in Chinese) (张文志, 王凤文, 许哲, 等. 原子能科学技术, 2006(04): 490.)
- [4] GUN Chun, LI Jinming, ZHU Ping, et al. Chinese Journal of Electron Devices, 2017, 40(02): 370. (in Chinese) (郭淳, 李锦明, 朱平, 等. 电子器件, 2017, 40(02): 370.)
- [5] LIU Guande, YU Xuefei. Journal of Biomedical Engineering Research, 2008, 27(3): 201. (in Chinese)
 (刘关德, 余学飞. 生物医学工程研究, 2008, 27(3): 201.)
- [6] WU Nan. Computer&Network, 2011, 37(Z1): 107. (in Chinese)

(武楠. 计算机与网络, 2011, 37(Z1): 107.)

Design of the Data Transfer System for Radio Frequency Transmitter Based on FPGA and W5100

HAN Xiaodong, XU Zhe, CONG Yan[†], LI Shilong, ZHANG Ruifeng, YI Xiaoping

(Institute of Modern Physics, Chinese Academy of Sciences, Lanzhou 730000, China)

Abstract: Radio frequency system is the power core of Heavy Ion Medical Machine. Transmitter, as a key component of the high frequency system, depends heavily on the monitoring system to ensure its stability and reliability. In order to perform a reliable transmission of remote monitoring data of transmitter working state, a data transmission system based on field programmable gate array (FPGA) and network interface chip (W5100) is proposed. The system consists of three parts. Firstly, the hardware of the data transmission system is designed based on FPGA and W5100. Secondly, the reliable data communication under TCP Server mode is achieved by using Hardware Description Language (HDL). Finally, the upper computer monitoring interface is designed and realized by using Flash Builder platform. After a long time testing, the system runs stably and reliably, and the average data transmission rate reaches 11.32 Mbps. The system is capable of remote monitoring to the high frequency transmitters. er monitor. AC • MWW. MPT. AC •

Key words: FPGA; W5100; TCP; Data Transfer; Upper computer monitor interface

Received date: 9 Apr. 2018; Revised date: 30 May 2018

Foundation item: National Natural Science Foundation of China (11505252)

[†] Corresponding author: CONG Yan, E-mail: congyan@impcas.ac.cn.